Struktury počítačových systémů

Přihlaste se pro přístup do kurzu.
Toto je tzv. shluknutý kurz. Skládá se z několika samostatných předmětů, které sdílejí výukové materiály, úkoly, testy apod. Níže si můžete zobrazit informace o jednotlivých předmětech tvořících tento shluk.
Struktury počítačových systémů (Hlavní kurz) A0B35SPS
Kredity 6
Semestry zimní
Zakončení zápočet a zkouška
Jazyk výuky čeština
Rozsah výuky 3P+2L
Anotace
Předmět je úvodem do oblasti základních hardwarových struktur výpočetních prostředků, jejich návrhu a architektury. Podává přehled o technických prostředcích klasických počítačů i specializovaných prostředků pro digitální a logické řízení. Dává náhled na paralelním zpracování dat uvnitř počítače.
Ze cvičení získávají studenti body podle úspěšnosti vyřešení individuálních zadaných úloh. Úlohy se řeší na FPGA vývojových deskách Altera DE2, které používá v podobných kurzech řada předních světových univerzit.
\\Výsledek studentské ankety předmětu je zde: http://www.fel.cvut.cz/anketa/aktualni/courses/AD0B35SPS \\Výsledek studentské ankety předmětu je zde: http://www.fel.cvut.cz/anketa/aktualni/courses/A0B35SPS
Cíle studia
Úvod do struktury výpočetní techniky a základy konstrukce jednoduchých periférií počítačů.
Osnovy přednášek
1. O struktuře počítačových systémů. Binární kódy. Logická funkce - její vlastnosti a realizace. Logické výrazy versus logická hradla. Logická krychle a sestavení logické funkce z Karnaughovy mapy
2. Booleovská algebra. De Morganův teorém. Problém SAT a BDD pro logické funkce. Základní kombinační obvody a jejich návrh. Dekompozice, Shanonnova dekompozice. Skupinová minimalizace.
3. Sekvenční obvody, úrovňové a řízené hodinovým signálem. Primitiva pro klopné obvody. Synchronní a asynchronní vstupy sekvenčních obvodů. Jednoduché sekvenční obvody: Posuvné registry. registry a asynchronní čítače.
4. Synchronní čítače a problémy se souběhem paralelních operací v logických obvodech. Hazardy kombinačních obvodů. Metastabilita sekvenčních obvodů. Hazardy synchronních obvodů a jejich odstranění. Příklady základních synchronních obvodů. Návrh vícestupňového synchronního obvodu s ripple-carry a s carry-ahead. Zrychlené přenosy.
5. VHDL jazyk pro popis obvodů, základní konstrukce, vícehodnotová logika. Popisy základních kombinačních obvodů ve VHDL. Skládání obvodů z komponent.
6. Popisy sekvenčních obvodů ve VHDL. Signály a atributy VHDL. Popisy čítačů a posuvných registrů. Příkazy jazyka VHDL pro simulaci. Testování a odlaďování obvodů pomocí -testbench- návrhů.
7. Automaty a jejich návrh. Automat ve VHDL a jeho testování. Balíčky jazyka VHDL.
8. Řadiče jako speciální automaty a řídicí jednotky procesorů. Násobení frekvencí fázovým závěsem. Paměti a jejich řešení.
9. Datová cesta. Struktura obecného procesoru, Příklad tvorby 1bitového procesoru a jeho testování. Návrh periférií pro procesor a jejich připojení.
10. Struktura procesoru NIOS, jeho základní architektury a programování v jazyce C. Modifikace procesorového systému NIOS v SOPC (Systems On Programmable Chips) Builder, paměti, stránkování.
11. Různé pokročilé struktury počítačových systémů a jejich tvorba v SOPC, sběrnice. sdílení periférií, paměť cashe, přerušení. DMA přenos.
12. Praktický -interfacing- nezbytný pro připojení signálů k logickým obvodům. Přizpůsobení vedení a různých typů zátěží. Převody mezi napěťovými úrovněmi. Řešení napájení a ochran. Galvanická izolace.
13. Technologie obvodů pro FPGA a ASIC. Zpětnovazební posuvné registry používané jako hardwarové akcelerátory v procesorových systémech.
14. Struktury průmyslových počítačů, programovatelných automatů PLC, a jejich odlišnosti od klasických počítačů.
Osnovy cvičení
1. Organizace cvičení, bezpečnost práce, rozdělení do skupin (po 2 studentech), předvedení a vyzkoušení si práce s deskou Altera DE2.
2. Zadání projektu č.1 V první polovině hodiny ukázka práce ve vývojovém prostředí Quartus II - vytvoření projektu a jednoduchého logického obvodu, přiřazení výstupů, kompilace a naprogramování desky. V druhé půlce hodiny pak samostatná práce - vytvoření jednoduchých hradel.
3. V první polovině hodiny vytvoření majáku EA ukázaného na 1. přednášce pomocí knihovny, simulace obvodu a připojení posuvného registru. V druhé půlce hodiny samostatná práce na úloze 1.
4. Samostatná práce na projektu č. 1, předvedení a odevzdání 1
5. Zadání projektu č.2. Samostatná práce na projektu č.2, přip. i 1.
6. Samostatná práce na projektu č.2, přip. 1, předvedení a odevzdání projektu č. 2, přip. i 1
7. Zadání projektu č.3 ve VHDL. Samostatná práce na projektu č.3.
8. Samostatná práce na projektu č.3, předvedení a odevzdání projektu č.3.
9. Zadání projektu č.4 a 5 - Samostatná práce na projektech.
10. Samostatná práce na projektech.
11. Samostatná práce na projektech.
12. Samostatná práce na projektech.
13. Samostatná práce na projektech, udělování zápočtů.
Literatura
1. John Y. Hsu: Computer Logic, Springer 2002, ISBN: 0387953043
2. Volnei A. Pedroni: Digital Electronics and Design with VHDL, MORGAN KAUFMANN 2008, ISBN: 0123742706
3. Enoch O. Hwang: Digital Logic and Microprocessor Design with VHDL, Thomson 2006, ISBN: 0-534-46593-5
4. Hachtel, G. D., Somenzi, F., Logic Synthesis and Verification Algorithms, Kluwer Academic. 1996.
5. DeMicheli G., Synthesis and Optimization of Digital Circuits, McGraw-Hill, 1994.
***
Vlastní učební texty předmětu v češtině na stránce předmětu:

1. Šusta R.: Kurz základů práce v prostředí Quartus II
2. Šusta R.: Vybraná chybová hlášení překladače Quartus II
3. Šusta R.: Příkladný úvod do VHDL pro pokročilejší části kurz
Požadavky
Základní znalosti Booleovy algebry a logických obvodů. Logika a grafy.
Struktury počítačových systémů AD0B35SPS
Kredity 6
Semestry zimní
Zakončení zápočet a zkouška
Jazyk výuky čeština
Rozsah výuky 21KP+6KC
Anotace
Předmět je úvodem do oblasti základních hardwarových struktur výpočetních prostředků, jejich návrhu a architektury. Podává přehled o technických prostředcích klasických počítačů i specializovaných prostředků pro digitální a logické řízení. Dává náhled na paralelním zpracování dat uvnitř počítače.
Ze cvičení získávají studenti body podle úspěšnosti vyřešení individuálních zadaných úloh. Úlohy se řeší na FPGA vývojových deskách Altera DE2, které používá v podobných kurzech řada předních světových univerzit.
\\Výsledek studentské ankety předmětu je zde: http://www.fel.cvut.cz/anketa/aktualni/courses/AD0B35SPS \\Výsledek studentské ankety předmětu je zde: http://www.fel.cvut.cz/anketa/aktualni/courses/A0B35SPS
Cíle studia
Úvod do struktury výpočetní techniky a základy konstrukce jednoduchých periférií počítačů.
Osnovy přednášek
1. O struktuře počítačových systémů. Binární kódy. Logická funkce - její vlastnosti a realizace. Logické výrazy versus logická hradla. Logická krychle a sestavení logické funkce z Karnaughovy mapy
2. Booleovská algebra. De Morganův teorém. Problém SAT a BDD pro logické funkce. Základní kombinační obvody a jejich návrh. Dekompozice, Shanonnova dekompozice. Skupinová minimalizace.
3. Sekvenční obvody, úrovňové a řízené hodinovým signálem. Primitiva pro klopné obvody. Synchronní a asynchronní vstupy sekvenčních obvodů. Jednoduché sekvenční obvody: Posuvné registry. registry a asynchronní čítače.
4. Synchronní čítače a problémy se souběhem paralelních operací v logických obvodech. Hazardy kombinačních obvodů. Metastabilita sekvenčních obvodů. Hazardy synchronních obvodů a jejich odstranění. Příklady základních synchronních obvodů. Návrh vícestupňového synchronního obvodu s ripple-carry a s carry-ahead. Zrychlené přenosy.
5. VHDL jazyk pro popis obvodů, základní konstrukce, vícehodnotová logika. Popisy základních kombinačních obvodů ve VHDL. Skládání obvodů z komponent.
6. Popisy sekvenčních obvodů ve VHDL. Signály a atributy VHDL. Popisy čítačů a posuvných registrů. Příkazy jazyka VHDL pro simulaci. Testování a odlaďování obvodů pomocí -testbench- návrhů.
7. Automaty a jejich návrh. Automat ve VHDL a jeho testování. Balíčky jazyka VHDL.
8. Řadiče jako speciální automaty a řídicí jednotky procesorů. Násobení frekvencí fázovým závěsem. Paměti a jejich řešení.
9. Datová cesta. Struktura obecného procesoru, Příklad tvorby 1bitového procesoru a jeho testování. Návrh periférií pro procesor a jejich připojení.
10. Struktura procesoru NIOS, jeho základní architektury a programování v jazyce C. Modifikace procesorového systému NIOS v SOPC (Systems On Programmable Chips) Builder, paměti, stránkování.
11. Různé pokročilé struktury počítačových systémů a jejich tvorba v SOPC, sběrnice. sdílení periférií, paměť cashe, přerušení. DMA přenos.
12. Praktický -interfacing- nezbytný pro připojení signálů k logickým obvodům. Přizpůsobení vedení a různých typů zátěží. Převody mezi napěťovými úrovněmi. Řešení napájení a ochran. Galvanická izolace.
13. Technologie obvodů pro FPGA a ASIC. Zpětnovazební posuvné registry používané jako hardwarové akcelerátory v procesorových systémech.
14. Struktury průmyslových počítačů, programovatelných automatů PLC, a jejich odlišnosti od klasických počítačů.
Osnovy cvičení
1. Organizace cvičení, bezpečnost práce, rozdělení do skupin (po 2 studentech), předvedení a vyzkoušení si práce s deskou Altera DE2.
2. Zadání projektu č.1 V první polovině hodiny ukázka práce ve vývojovém prostředí Quartus II - vytvoření projektu a jednoduchého logického obvodu, přiřazení výstupů, kompilace a naprogramování desky. V druhé půlce hodiny pak samostatná práce - vytvoření jednoduchých hradel.
3. V první polovině hodiny vytvoření majáku EA ukázaného na 1. přednášce pomocí knihovny, simulace obvodu a připojení posuvného registru. V druhé půlce hodiny samostatná práce na úloze 1.
4. Samostatná práce na projektu č. 1, předvedení a odevzdání 1
5. Zadání projektu č.2. Samostatná práce na projektu č.2, přip. i 1.
6. Samostatná práce na projektu č.2, přip. 1, předvedení a odevzdání projektu č. 2, přip. i 1
7. Zadání projektu č.3 ve VHDL. Samostatná práce na projektu č.3.
8. Samostatná práce na projektu č.3, předvedení a odevzdání projektu č.3.
9. Zadání projektu č.4 a 5 - Samostatná práce na projektech.
10. Samostatná práce na projektech.
11. Samostatná práce na projektech.
12. Samostatná práce na projektech.
13. Samostatná práce na projektech, udělování zápočtů.
Literatura
1. John Y. Hsu: Computer Logic, Springer 2002, ISBN: 0387953043
2. Volnei A. Pedroni: Digital Electronics and Design with VHDL, MORGAN KAUFMANN 2008, ISBN: 0123742706
3. Enoch O. Hwang: Digital Logic and Microprocessor Design with VHDL, Thomson 2006, ISBN: 0-534-46593-5
4. Hachtel, G. D., Somenzi, F., Logic Synthesis and Verification Algorithms, Kluwer Academic. 1996.
5. DeMicheli G., Synthesis and Optimization of Digital Circuits, McGraw-Hill, 1994.
***
Vlastní učební texty předmětu v češtině na stránce předmětu:

1. Šusta R.: Kurz základů práce v prostředí Quartus II
2. Šusta R.: Vybraná chybová hlášení překladače Quartus II
3. Šusta R.: Příkladný úvod do VHDL pro pokročilejší části kurz
Požadavky
Základní znalosti Booleovy algebry a logických obvodů. Logika a grafy.
Computer Systems Structures AE0B35SPS
Kredity 6
Semestry zimní
Zakončení zápočet a zkouška
Jazyk výuky angličtina
Rozsah výuky 3P+2L
Anotace
The subject introduces into basic hardware structures of computer systems, into their design and architecture. It explains technical background of classic computer systems but also special computer for digital and logic control. \\Výsledek studentské ankety předmětu je zde: http://www.fel.cvut.cz/anketa/aktualni/courses/AE0B35SPS
Cíle studia
Introduction into computers systems and basic constructions of computers peripherials.
Osnovy přednášek
1. Synthesis of combinational logic circuits. Hazards in logic circuits.
2. Introduction into HDL languages for design of circuits for computers
3. Minimization of logic functions. Combinational circuits used in computers - multiplexors, demultiplexors, decoders, comparators, adders. Their descriptions in HDL language.
4. Programmable logic circuits PLD, GAL, iPLSI, XILINX. Their descriptions in HDL language.
5. Event driven systems and finite automaton as its mathematical model. Design and minimization of synchronous and asynchronous automata.
6. Sequential logic systems. Synthesis of asynchronous sequential systems as combinational circuits with feedback. RS, JK a D circuits.
7. Synthesis of sequential logic circuits with clock and circuits used in computers: binary and decade counters, Gray counters, shift registers, interrupt controllers. Examples of HDL descriptions.
8. From automata to processors. Fix and programmable controller. Automaton with micro program. Microprocessor. Instruction cycles. Classic architecture of CPU, bus, memory. von Neumannova, Harvard and modified Harvard architecture.
9. Structure of CPU, data and address registers, counter of instructions, stack pointer, types of instructions, address modes in linear addres space.
10. Machine code of general processor. Basic instructions.
11. Structure and hierarchy of memory: Cache as an associative memory, operational memory, secondary memories (hard drives), fragmentation of memory. Reliability of memories.
12. Interrupts and exceptions. Sources of interrupts, external interrupts, interrupt vectors, interrupts from timers, interrupts generated by CPU and controllers of memory bus.
13. Different width of addresses generated by CPU and physical memory. Mapping of memory, paging, segmentation. Protection of memory, DMA transfers.
14. Differences of industrial programmable controlles (PLC) from classic computers: Structer of PLCs, their properties and methods of programming.
Osnovy cvičení
1. Introduction, safety rules in laboratory, organization.
2. Minimization of maps, demonstration of design in HDL language.
3. Design in HDL, part II.
4. Examples of HDL uses and programming of PLD circuits.
5. Independent work - design of counter.
6. Independent work - Code lock.
7. Written test.
8. Design of controllers and its description in HDL language.
9. Independent work - Simple automaton I.
10. Independent work - Simple automaton II.
11. Independent work - Small controller I.
12. Independent work - Small controller II.
13. Independent work - Small controller III.
14. Credits. Tests repetitions.
Literatura
1. Mano, M. Morris: Digital Design, 4/E, Prentice Hall 2007, ISBN-10: 0131989243
2. Sasao, Tsutomu: Switching Theory for Logic Synthesis, Springer 1999, 376 p., Hardcover, ISBN: 978-0-7923-8456-4
3. Hachtel, G. D., Somenzi, F., Logic Synthesis and Verification Algorithms, Kluwer Academic. 1996.
4. DeMicheli G., Synthesis and Optimization of Digital Circuits, McGraw-Hill, 1994.
5.P. Ashar, S.Devadas, and A.R. Newton, Sequential Logic Synthesis, Kluwer Academic Publishers, Boston, 1992, Chapters 3 - 5.
Požadavky
Boolean algebra, logic circuits
Stránky předmětu: https://moodle.dce.fel.cvut.cz/