Moodle FEL ČVUT
Návrh integrovaných systémů
B241 - Zimní 2024/2025
Toto je tzv. shluknutý kurz. Skládá se z několika samostatných předmětů, které sdílejí výukové materiály, úkoly, testy apod. Níže si můžete zobrazit informace o jednotlivých předmětech tvořících tento shluk.
Návrh integrovaných systémů - A2M34NIS
Hlavní kurz
| Kredity | 5 |
| Semestry | letní |
| Zakončení | zápočet a zkouška |
| Jazyk výuky | čeština |
| Rozsah výuky | 2P+2C |
Anotace
Úloha návrháře integrovaných systémů, úrovně abstrakce návrhu - Y diagram. Definování specifikací studie proveditelnosti, kriteria výběru vhodné technologie. Metodologie modelování a simulace integrovaných systémů. Porovnání vlastností - plně zákaznický návrh, hradlová pole, standardní buňy, programovatelné obvody; aspekty návrhu vysokofrekvenčních integrovaných obvodů. Jazyky HDL, HDL-A, logická a fyzická syntéza systému. Frond End a Back End návrh. Problematika rozmístění (floorplaning), časové analýzy, návrh testů a verifikace integrovaných systémů. \\Výsledek studentské ankety předmětu je zde: http://www.fel.cvut.cz/anketa/aktualni/courses/AD2M34NIS \\Výsledek studentské ankety předmětu je zde: http://www.fel.cvut.cz/anketa/aktualni/courses/A2M34NIS
Cíle studia
None
Osnovy přednášek
1. Úloha a význam návrháře analogových a digitálních integrovaných systémů; metodologie návrhu IO (top down, bottom up), úrovně abstrakce návrhu - Y diagram.
2. Typy aplikačně specifických integrovaných systémů, plně zákaznický návrh, hradlová pole, standardní buňy, programovatelné obvody; typy, porovnání vlastností, ekonomické aspekty návrhu.
3. Plně zákaznické integrované systémy, studie proveditelnosti, definování specifikací, kriteria výběru vhodné technologie.
4. CAD prostředky a standardy pro návrh analogových a smíšených integrovaných obvodů, návrhy RF systémů, mobilních systémů s nízkou spotřebou.
5. Prostředky pro automatické generování analogových behaviorálních modelů, metodologie návrhu "zdola nahoru", makrobloky.
6. Principy návrhu smíšených analogově číslicových integrovaných systémů, význam hierarchického členění návrhu, rozhraní mezi číslicovým a analogovým blokem, prostředky automatizovaného návrhu CAD; funkční a časové simulace, formální verifikace; jazyky Verilog-A, Verilog-AMS, VHDL-A.
7. Aspekty návrhu vysokofrekvenčních a radiových integrovaných obvodů (RFIC WLAN), metody návrhu, architektury; technologie, simulátor Spectre RF.
8. Prostředky a metodologie automatizovaného návrhu digitálních integrovaných systémů; Jazyky VHDL, Verilog; knihovní buňky; extrakce parametrů pro knihovní buňky.
9. Návrh "Frond End" - funkční specifikace, RTL, Logická syntéza, Gate-level netlist, generování behaviorálních stimulů.
10. Návrh "Back End" - Výběr technologie (Design Kit), mapování návrhu, návrh rozmístění (Floorplanning), propojení (place and route), layout, extrakce parazitních vlivů, layout versus schéma (LVS)
11. Metody fyzické syntézy, rozmisťování funkčních bloků, zásady, rozvod napájení, výpočet a simulace průchodnosti propojení, verifikace.
12. Rozvod hodinových signálů, výpočet zpoždění, statické a dynamické časové analýzy
13. Testování, návrh testů, verifikace návrhu.
14. Finalizonání návrhu a technologická realizace, verifikace integrovaných systémů, problematika převodu návrhu systému mezi jednotlivými technologiemi.
2. Typy aplikačně specifických integrovaných systémů, plně zákaznický návrh, hradlová pole, standardní buňy, programovatelné obvody; typy, porovnání vlastností, ekonomické aspekty návrhu.
3. Plně zákaznické integrované systémy, studie proveditelnosti, definování specifikací, kriteria výběru vhodné technologie.
4. CAD prostředky a standardy pro návrh analogových a smíšených integrovaných obvodů, návrhy RF systémů, mobilních systémů s nízkou spotřebou.
5. Prostředky pro automatické generování analogových behaviorálních modelů, metodologie návrhu "zdola nahoru", makrobloky.
6. Principy návrhu smíšených analogově číslicových integrovaných systémů, význam hierarchického členění návrhu, rozhraní mezi číslicovým a analogovým blokem, prostředky automatizovaného návrhu CAD; funkční a časové simulace, formální verifikace; jazyky Verilog-A, Verilog-AMS, VHDL-A.
7. Aspekty návrhu vysokofrekvenčních a radiových integrovaných obvodů (RFIC WLAN), metody návrhu, architektury; technologie, simulátor Spectre RF.
8. Prostředky a metodologie automatizovaného návrhu digitálních integrovaných systémů; Jazyky VHDL, Verilog; knihovní buňky; extrakce parametrů pro knihovní buňky.
9. Návrh "Frond End" - funkční specifikace, RTL, Logická syntéza, Gate-level netlist, generování behaviorálních stimulů.
10. Návrh "Back End" - Výběr technologie (Design Kit), mapování návrhu, návrh rozmístění (Floorplanning), propojení (place and route), layout, extrakce parazitních vlivů, layout versus schéma (LVS)
11. Metody fyzické syntézy, rozmisťování funkčních bloků, zásady, rozvod napájení, výpočet a simulace průchodnosti propojení, verifikace.
12. Rozvod hodinových signálů, výpočet zpoždění, statické a dynamické časové analýzy
13. Testování, návrh testů, verifikace návrhu.
14. Finalizonání návrhu a technologická realizace, verifikace integrovaných systémů, problematika převodu návrhu systému mezi jednotlivými technologiemi.
Osnovy cvičení
1. Návrhový systém CADENCE (PC Lab)
2. Popis knihoven technologií CMOS, (PC Lab)
3. Ukázka postupu smíšeného návrhu, význam hierarchického členění, abstrakce bloků. (PC Lab)
4. Ukázka postupu smíšeného návrhu, simulace, definování rozhraní, simulátor Spectre AMS. (PC Lab)
5. Ukázka postupu smíšeného návrhu, simulace v rozích. (PC Lab)
6. Analogový layout, extrakce parazitik, kontrola návrhových pravidel. (PC Lab)
7. Digitální layout (Back end), umístění bloků, propojení, časové analýzy. (PC Lab)
8. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
9. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
10. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
11. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
12. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
13. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
14. Prezentace semestrálního projektu, zápočet (PC Lab)
2. Popis knihoven technologií CMOS, (PC Lab)
3. Ukázka postupu smíšeného návrhu, význam hierarchického členění, abstrakce bloků. (PC Lab)
4. Ukázka postupu smíšeného návrhu, simulace, definování rozhraní, simulátor Spectre AMS. (PC Lab)
5. Ukázka postupu smíšeného návrhu, simulace v rozích. (PC Lab)
6. Analogový layout, extrakce parazitik, kontrola návrhových pravidel. (PC Lab)
7. Digitální layout (Back end), umístění bloků, propojení, časové analýzy. (PC Lab)
8. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
9. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
10. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
11. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
12. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
13. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
14. Prezentace semestrálního projektu, zápočet (PC Lab)
Literatura
Michael Smith: Application-Specific Integrated Circuits, Addison-Wesley, 1998
P. Gray, P Hurst, s. Lewis, R. Mayer: Analysis and Design of Analog Integrated Circuits, John Wiley and Sons, 2000
E. Sinencio, A. Andreou: Low-Voltage/Low-Power Integrated Circuits and Systems, John Wiley and Sons, 1998 Mark Zwolinski : Digital System Design and VHDL , Prentice-Hall, 2000
P. Gray, P Hurst, s. Lewis, R. Mayer: Analysis and Design of Analog Integrated Circuits, John Wiley and Sons, 2000
E. Sinencio, A. Andreou: Low-Voltage/Low-Power Integrated Circuits and Systems, John Wiley and Sons, 1998 Mark Zwolinski : Digital System Design and VHDL , Prentice-Hall, 2000
Požadavky
https://moodle.kme.fel.cvut.cz/moodle/login/index.php?lang=cs
Návrh integrovaných systémů - AD2M34NIS
| Kredity | 5 |
| Semestry | letní |
| Zakončení | zápočet a zkouška |
| Jazyk výuky | čeština |
| Rozsah výuky | 14KP+6KC |
Anotace
Úloha návrháře integrovaných systémů, úrovně abstrakce návrhu - Y diagram. Definování specifikací studie proveditelnosti, kriteria výběru vhodné technologie. Metodologie modelování a simulace integrovaných systémů. Porovnání vlastností - plně zákaznický návrh, hradlová pole, standardní buňy, programovatelné obvody; aspekty návrhu vysokofrekvenčních integrovaných obvodů. Jazyky HDL, HDL-A, logická a fyzická syntéza systému. Frond End a Back End návrh. Problematika rozmístění (floorplaning), časové analýzy, návrh testů a verifikace integrovaných systémů. \\Výsledek studentské ankety předmětu je zde: http://www.fel.cvut.cz/anketa/aktualni/courses/AD2M34NIS \\Výsledek studentské ankety předmětu je zde: http://www.fel.cvut.cz/anketa/aktualni/courses/A2M34NIS
Cíle studia
None
Osnovy přednášek
1. Úloha a význam návrháře analogových a digitálních integrovaných systémů; metodologie návrhu IO (top down, bottom up), úrovně abstrakce návrhu - Y diagram.
2. Typy aplikačně specifických integrovaných systémů, plně zákaznický návrh, hradlová pole, standardní buňy, programovatelné obvody; typy, porovnání vlastností, ekonomické aspekty návrhu.
3. Plně zákaznické integrované systémy, studie proveditelnosti, definování specifikací, kriteria výběru vhodné technologie.
4. CAD prostředky a standardy pro návrh analogových a smíšených integrovaných obvodů, návrhy RF systémů, mobilních systémů s nízkou spotřebou.
5. Prostředky pro automatické generování analogových behaviorálních modelů, metodologie návrhu "zdola nahoru", makrobloky.
6. Principy návrhu smíšených analogově číslicových integrovaných systémů, význam hierarchického členění návrhu, rozhraní mezi číslicovým a analogovým blokem, prostředky automatizovaného návrhu CAD; funkční a časové simulace, formální verifikace; jazyky Verilog-A, Verilog-AMS, VHDL-A.
7. Aspekty návrhu vysokofrekvenčních a radiových integrovaných obvodů (RFIC WLAN), metody návrhu, architektury; technologie, simulátor Spectre RF.
8. Prostředky a metodologie automatizovaného návrhu digitálních integrovaných systémů; Jazyky VHDL, Verilog; knihovní buňky; extrakce parametrů pro knihovní buňky.
9. Návrh "Frond End" - funkční specifikace, RTL, Logická syntéza, Gate-level netlist, generování behaviorálních stimulů.
10. Návrh "Back End" - Výběr technologie (Design Kit), mapování návrhu, návrh rozmístění (Floorplanning), propojení (place and route), layout, extrakce parazitních vlivů, layout versus schéma (LVS)
11. Metody fyzické syntézy, rozmisťování funkčních bloků, zásady, rozvod napájení, výpočet a simulace průchodnosti propojení, verifikace.
12. Rozvod hodinových signálů, výpočet zpoždění, statické a dynamické časové analýzy
13. Testování, návrh testů, verifikace návrhu.
14. Finalizonání návrhu a technologická realizace, verifikace integrovaných systémů, problematika převodu návrhu systému mezi jednotlivými technologiemi.
2. Typy aplikačně specifických integrovaných systémů, plně zákaznický návrh, hradlová pole, standardní buňy, programovatelné obvody; typy, porovnání vlastností, ekonomické aspekty návrhu.
3. Plně zákaznické integrované systémy, studie proveditelnosti, definování specifikací, kriteria výběru vhodné technologie.
4. CAD prostředky a standardy pro návrh analogových a smíšených integrovaných obvodů, návrhy RF systémů, mobilních systémů s nízkou spotřebou.
5. Prostředky pro automatické generování analogových behaviorálních modelů, metodologie návrhu "zdola nahoru", makrobloky.
6. Principy návrhu smíšených analogově číslicových integrovaných systémů, význam hierarchického členění návrhu, rozhraní mezi číslicovým a analogovým blokem, prostředky automatizovaného návrhu CAD; funkční a časové simulace, formální verifikace; jazyky Verilog-A, Verilog-AMS, VHDL-A.
7. Aspekty návrhu vysokofrekvenčních a radiových integrovaných obvodů (RFIC WLAN), metody návrhu, architektury; technologie, simulátor Spectre RF.
8. Prostředky a metodologie automatizovaného návrhu digitálních integrovaných systémů; Jazyky VHDL, Verilog; knihovní buňky; extrakce parametrů pro knihovní buňky.
9. Návrh "Frond End" - funkční specifikace, RTL, Logická syntéza, Gate-level netlist, generování behaviorálních stimulů.
10. Návrh "Back End" - Výběr technologie (Design Kit), mapování návrhu, návrh rozmístění (Floorplanning), propojení (place and route), layout, extrakce parazitních vlivů, layout versus schéma (LVS)
11. Metody fyzické syntézy, rozmisťování funkčních bloků, zásady, rozvod napájení, výpočet a simulace průchodnosti propojení, verifikace.
12. Rozvod hodinových signálů, výpočet zpoždění, statické a dynamické časové analýzy
13. Testování, návrh testů, verifikace návrhu.
14. Finalizonání návrhu a technologická realizace, verifikace integrovaných systémů, problematika převodu návrhu systému mezi jednotlivými technologiemi.
Osnovy cvičení
1. Návrhový systém CADENCE (PC Lab)
2. Popis knihoven technologií CMOS, (PC Lab)
3. Ukázka postupu smíšeného návrhu, význam hierarchického členění, abstrakce bloků. (PC Lab)
4. Ukázka postupu smíšeného návrhu, simulace, definování rozhraní, simulátor Spectre AMS. (PC Lab)
5. Ukázka postupu smíšeného návrhu, simulace v rozích. (PC Lab)
6. Analogový layout, extrakce parazitik, kontrola návrhových pravidel. (PC Lab)
7. Digitální layout (Back end), umístění bloků, propojení, časové analýzy. (PC Lab)
8. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
9. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
10. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
11. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
12. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
13. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
14. Prezentace semestrálního projektu, zápočet (PC Lab)
2. Popis knihoven technologií CMOS, (PC Lab)
3. Ukázka postupu smíšeného návrhu, význam hierarchického členění, abstrakce bloků. (PC Lab)
4. Ukázka postupu smíšeného návrhu, simulace, definování rozhraní, simulátor Spectre AMS. (PC Lab)
5. Ukázka postupu smíšeného návrhu, simulace v rozích. (PC Lab)
6. Analogový layout, extrakce parazitik, kontrola návrhových pravidel. (PC Lab)
7. Digitální layout (Back end), umístění bloků, propojení, časové analýzy. (PC Lab)
8. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
9. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
10. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
11. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
12. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
13. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
14. Prezentace semestrálního projektu, zápočet (PC Lab)
Literatura
Michael Smith: Application-Specific Integrated Circuits, Addison-Wesley, 1998
P. Gray, P Hurst, s. Lewis, R. Mayer: Analysis and Design of Analog Integrated Circuits, John Wiley and Sons, 2000
E. Sinencio, A. Andreou: Low-Voltage/Low-Power Integrated Circuits and Systems, John Wiley and Sons, 1998 Mark Zwolinski : Digital System Design and VHDL , Prentice-Hall, 2000
P. Gray, P Hurst, s. Lewis, R. Mayer: Analysis and Design of Analog Integrated Circuits, John Wiley and Sons, 2000
E. Sinencio, A. Andreou: Low-Voltage/Low-Power Integrated Circuits and Systems, John Wiley and Sons, 1998 Mark Zwolinski : Digital System Design and VHDL , Prentice-Hall, 2000
Požadavky
https://moodle.kme.fel.cvut.cz/moodle/login/index.php?lang=cs
Návrh integrovaných systémů - B2M34NIS
| Kredity | 6 |
| Semestry | letní |
| Zakončení | zápočet a zkouška |
| Jazyk výuky | čeština |
| Rozsah výuky | 2P+2C |
Anotace
Úloha návrháře integrovaných systémů, úrovně abstrakce návrhu - Y diagram. Definování specifikací studie proveditelnosti, kritéria výběru vhodné technologie. Metodologie modelování a simulace integrovaných systémů. Porovnání vlastností - plně zákaznický návrh, hradlová pole, standardní buňky, programovatelné obvody; aspekty návrhu vysokofrekvenčních integrovaných obvodů. Jazyky HDL, HDL-A, logická a fyzická syntéza systému. Frond End a Back End návrh. Problematika rozmístění (floorplaning), časové analýzy, návrh testů a verifikace integrovaných systémů.
Cíle studia
None
Osnovy přednášek
1. Úloha a význam návrháře analogových a digitálních integrovaných systémů; metodologie návrhu IO (top down, bottom up), úrovně abstrakce návrhu - Y diagram.
2. Typy aplikačně specifických integrovaných systémů, plně zákaznický návrh, hradlová pole, standardní buňky, programovatelné obvody; typy, porovnání vlastností, ekonomické aspekty návrhu.
3. Plně zákaznické integrované systémy, studie proveditelnosti, definování specifikací, kritéria výběru vhodné technologie.
4. CAD prostředky a standardy pro návrh analogových a smíšených integrovaných obvodů, návrhy RF systémů, integrovaných systémů s nízkou spotřebou.
5. Prostředky pro automatické generování analogových behaviorálních modelů, metodologie návrhu "zdola nahoru", makrobloky.
6. Principy návrhu smíšených analogově číslicových integrovaných systémů, význam hierarchického členění návrhu, rozhraní mezi číslicovým a analogovým blokem, prostředky automatizovaného návrhu CAD; funkční a časové simulace, formální verifikace; jazyky Verilog-A, Verilog-AMS, VHDL-A.
7. Aspekty návrhu vysokofrekvenčních a radiových integrovaných obvodů (RFIC WLAN), metody návrhu, architektury; technologie, simulátor Spectre RF.
8. Prostředky a metodologie automatizovaného návrhu digitálních integrovaných systémů; Jazyky VHDL, Verilog; knihovní buňky; extrakce parametrů pro knihovní buňky.
9. Návrh "Frond End" - funkční specifikace, RTL, Logická syntéza, Gate-level netlist, generování behaviorálních stimulů.
10. Návrh "Back End" - výběr výrobní technologie (Design Kit), mapování návrhu, návrh rozmístění (Floorplanning), propojení (place and route), layout, extrakce parazitních vlivů, layout versus schéma (LVS)
11. Metody fyzické syntézy, rozmisťování funkčních bloků, zásady, rozvod napájení, výpočet a simulace průchodnosti propojení, verifikace.
12. Rozvod hodinových signálů, výpočet zpoždění, statické a dynamické časové analýzy
13. Testování, návrh testů, verifikace návrhu.
14. Finalizace návrhu a technologická realizace, verifikace integrovaných systémů, problematika převodu návrhu systému mezi jednotlivými technologiemi.
2. Typy aplikačně specifických integrovaných systémů, plně zákaznický návrh, hradlová pole, standardní buňky, programovatelné obvody; typy, porovnání vlastností, ekonomické aspekty návrhu.
3. Plně zákaznické integrované systémy, studie proveditelnosti, definování specifikací, kritéria výběru vhodné technologie.
4. CAD prostředky a standardy pro návrh analogových a smíšených integrovaných obvodů, návrhy RF systémů, integrovaných systémů s nízkou spotřebou.
5. Prostředky pro automatické generování analogových behaviorálních modelů, metodologie návrhu "zdola nahoru", makrobloky.
6. Principy návrhu smíšených analogově číslicových integrovaných systémů, význam hierarchického členění návrhu, rozhraní mezi číslicovým a analogovým blokem, prostředky automatizovaného návrhu CAD; funkční a časové simulace, formální verifikace; jazyky Verilog-A, Verilog-AMS, VHDL-A.
7. Aspekty návrhu vysokofrekvenčních a radiových integrovaných obvodů (RFIC WLAN), metody návrhu, architektury; technologie, simulátor Spectre RF.
8. Prostředky a metodologie automatizovaného návrhu digitálních integrovaných systémů; Jazyky VHDL, Verilog; knihovní buňky; extrakce parametrů pro knihovní buňky.
9. Návrh "Frond End" - funkční specifikace, RTL, Logická syntéza, Gate-level netlist, generování behaviorálních stimulů.
10. Návrh "Back End" - výběr výrobní technologie (Design Kit), mapování návrhu, návrh rozmístění (Floorplanning), propojení (place and route), layout, extrakce parazitních vlivů, layout versus schéma (LVS)
11. Metody fyzické syntézy, rozmisťování funkčních bloků, zásady, rozvod napájení, výpočet a simulace průchodnosti propojení, verifikace.
12. Rozvod hodinových signálů, výpočet zpoždění, statické a dynamické časové analýzy
13. Testování, návrh testů, verifikace návrhu.
14. Finalizace návrhu a technologická realizace, verifikace integrovaných systémů, problematika převodu návrhu systému mezi jednotlivými technologiemi.
Osnovy cvičení
1. Návrhový systém CADENCE (PC Lab)
2. Popis knihoven technologií a design kitů CMOS, (PC Lab)
3. Ukázka postupu smíšeného návrhu, význam hierarchického členění, abstrakce bloků. (PC Lab)
4. Analogově digitální návrh, typy simulací, definování rozhraní, simulátor Spectre AMS. (PC Lab)
5. Analogově digitální návrh, simulace v rozích (Corner analysis), Monte Carlo analýza. (PC Lab)
6. Analogový layout, metodika, extrakce parazitik, kontrola návrhových pravidel. (PC Lab)
7. Digitální layout (Back end), metodika, umístění bloků, propojení, časové analýzy. (PC Lab)
8. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
9. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
10.Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
11.Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
12.Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
13.Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
14.Prezentace semestrálního projektu, zápočet (PC Lab)
2. Popis knihoven technologií a design kitů CMOS, (PC Lab)
3. Ukázka postupu smíšeného návrhu, význam hierarchického členění, abstrakce bloků. (PC Lab)
4. Analogově digitální návrh, typy simulací, definování rozhraní, simulátor Spectre AMS. (PC Lab)
5. Analogově digitální návrh, simulace v rozích (Corner analysis), Monte Carlo analýza. (PC Lab)
6. Analogový layout, metodika, extrakce parazitik, kontrola návrhových pravidel. (PC Lab)
7. Digitální layout (Back end), metodika, umístění bloků, propojení, časové analýzy. (PC Lab)
8. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
9. Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
10.Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
11.Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
12.Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
13.Semestrální projekt - návrh číslicově analogového IO. (PC Lab)
14.Prezentace semestrálního projektu, zápočet (PC Lab)
Literatura
B. Razavi: Design of Analog CMOS Integrated Circuits, McGRAW-Hill, 2001
B. Murari, F. Bertotti, G.A.Vignola: Smart Power ICs, Springer, 2002
P. Gray, P Hurst, s. Lewis, R. Mayer: Analysis and Design of Analog Integrated Circuits, John Wiley and Sons, 2000
B. Murari, F. Bertotti, G.A.Vignola: Smart Power ICs, Springer, 2002
P. Gray, P Hurst, s. Lewis, R. Mayer: Analysis and Design of Analog Integrated Circuits, John Wiley and Sons, 2000
Požadavky
moodle.fel.cvut.cz