ID 46. Tento modul seznamuje studenty s jazykem VHDL a některými jeho pokročilými funkcemi. V modulu je proveden návrh synchronního čítače pomocí jazyka VHDL a jsou zde diskutovány jeho další možné modifikace.


Počet povolených pokusů: Neomezeno
Počet pokusů, které jste vyčerpali: 1
Hodnocení pokusu 1: 0%
Metoda známkování: Nejlepší pokus
Zobrazené hodnocení: 0%